摘要：針對3GPP交織模式定義和子交織模式的實現(xiàn)算法,提出動態(tài)交織的概念。利用Verilog語言,以FPGA為基礎,利用ROM模塊設計交織模式和解交織模式存儲器,通過程序動態(tài)寫入交織和解交織模式數(shù)據。利用RAM模塊設計存儲編碼信息的數(shù)據存儲器,根據動態(tài)交織算法設計交織模式動態(tài)生成電路,經仿真測試電路工作理想,可以控制信道短碼傳輸中的動態(tài)交織過程。